跳到主要内容

AN-CM-313篡改探测器

内容

术语和定义

达夫D触发器
di w / o st没有施密特触发的数字输入
EPG扩展图案生成器
我知道了集成电路
I2C.Inter-integrated电路(公共汽车)
ACMP女士多通道采样模拟比较器
OE允许输出
SHR.移位寄存器
spi.串行外围接口

参考文献

  1. SLG46811,数据表,对话框半导体雷竞技电竞平台
  2. https://en.wikipedia.org/wiki/DataFlash

作者:Taras Repetylo,Bohdan Kholod

介绍

篡改检测是一种函数广泛使用的函数,如关键基础设施系统,如电力计,水表,安全和消防面板以及需要检测到触发输入的任何其他产品,并且在非易失性存储器中记录的事件(闪存)。雷电竞官网登录SLG46811 GreenPak混合信号IC非常适用于此篡改检测角色,当与AT45DB161E闪存配对时,用于记录事件。

原则

图1显示了篡改探测器的基本设计。具有低引脚计数串行数据Flash®接口的设备是最容易设置篡改检测器的设备,因为我们可以使用页面擦除和页面写入一个指令,同时绕过闪光灯之前的写入使能信号=>一个命令字节,3个地址字节和数据字节(图2和表1)。0x82是通过带内置擦除的缓冲区1编程主内存页面的命令。

CS,MOSI和CLK引脚配置为推拉。强制SLG46811将数据写入闪存的触发源是:

  • 外部信号来自GPIO;
  • ACMP具有低VDD电平检测。当VDD <3V时,发生触发#1。

如果启用EN输入高,则SLG46811可以使用闪存进行操作。

图1:篡改探测器基本结构
图2:篡改检测器时序图
表1:MOSI (SLG46811为主,Flash为从)

EPG OUTX.

cmd.

addr.

addr.

addr.

数据

EPG OUT0

0x82

F1

00

00

5A

EPG着干活

0x82

F1

40.

00

A5

SLG46811设计(图3)将扩展模式生成器设置为SPI主程序,以生成命令序列和触发器的特定数据。当PIN10(触发器#2)信号升高,PIN2 (EN)信号升高时,PIN5 (CS)产生低电平信号。当CS为低时,在PIN11 (CLK)产生CLK信号,以在PIN12 (MOSI)输出命令序列。

DFF9和DFF5用于生成通过4位LUT0和2位LUT2的脉冲以触发一次拍摄(CNT0)。单次的低电平产生CS信号(PIN5)。类似地,当VDD下降低于MS ACMP电压参考时,在MOSI下产生欠压序列。

当Vdd低于比较器参考电压时,DFF12和DFF8产生一个脉冲到4位LUT0,就像触发器#2一样。

DFF3用作频率除以2. DFF2用作CS信号后1个时钟脉冲的PIN11的CLK。在数据转换之后,PDLY和2位LUT0用于将DFF2(至0)设置为DFF2(至0),并且用于将DFF3(初始值)和EPG(初始值)重置2位LUT1。

3位LUT4,3位LUT9和3位LUT12用于根据触发条件进行多种EPG输出。

EPG用于存储预编程的数据。EPG OUT0在VDD电压低于阈值时生成数据,并且OUT1产生相对于输入脉冲的数据(在PIN10处)。

EPG可以为每个输出保留高达92位的预编程数据。要更改事务数据大小,必须设置CNT0数据(但是CNT0数据不能超过92)。

图3:基于SLG46811的GreenPak设计师软件的篡改检测器内部设计

内部块配置

女士ACMP配置

图4:MS ACMP配置

振荡器配置

图5:振荡器1配置

EPG配置和数据

图6:EPG配置
图7:EPG波形

luts配置

图8:LUT配置

DFFS配置

图9:DFFS配置

过滤器/边缘检测器配置

图10:过滤器/边缘检测器配置

问/ DLY0配置

图11:CNT/DLY0 (MF0)配置

p dly配置

图12:P DLY配置

io pins配置

图13:IO引脚配置

一世2C宏单元的配置

一世2C宏小区使用默认设置。

使用硬件原型设计验证

该设计在硬件(SLG46811 + AT45DB161 flash)中进行了测试错误!找不到参考源。-图16显示了硬件原型时发送到闪存的波形。

图14:EPG OUT0。数据= 5Ah存储在闪存中
图15:缩放EPG OUT0
图16:EPG OUT1。数据= a5h存储在闪存中

结论

对话SLG46811是一个伟大的解决方案,为开发一个简单的SPI主驱动器闪存。和往常一样格林帕克本申请中描述的产品系雷电竞官网登录列,篡改和故障检测实现只是执行此实现的许多方法之一。“GreenPak + AT45DB161E存储器实现”的其他优点是快速设计时间,可配置性高,功耗低,小板面积和低成本。

进一步的考虑因素

当EN输入被驱动为低电平时,通过将输出引脚驱动到闪存作为三旋塞,可以进一步增强这种设计。这将允许主机微控制器访问Flash以读取最后触发结果并使用Flash进行常规存储。当其驱动EN引脚时,主机微型需要在其CLK,MOSI和/ CS引脚进行三件。